2018年10月16日火曜日

SiliconSmart がキャラクタライズに失敗するときの対策

›
SiliconSmart を用いてキャラクタライズをしているとき，あまりにも遅いセルを使っていると Info:    Failed tasks: Info:      INV_01X_1: Info:          delay__A__lh__YB__hl__ACQ_...
2018年10月10日水曜日

論理合成で回路の活性化率を指定する

›
入力ピンの活性化率によって，回路の動的電流とリーク電流の割合が変化する． これを論理合成時に考慮させるには，以下のオプションを使う． set_switching_activity -toggle_rate trate -clock clk -static_probabi...
2018年10月9日火曜日

レイアウトを拡大縮小する(XScale)

›
レイアウトを拡大縮小する(Zoomするのではなく，物理的に拡大縮小する)方法として，Virtuoso についているXScaleを使う手法がある． % XScale -mag [倍数] -lib [OAlib name] -view layout (-cell [cell na...
2018年9月26日水曜日

3D Layout GUI (on innovus)

›
Cadence Innovus の最新版(18.1)では，レイアウトを3Dで表現できるらしい． (画像はThe Sound of Cadenceへのリンク) https://www.cadence.com/content/cadence-www/global/ja_JP...
2018年9月18日火曜日

VISAとSCPI

›
VISAとSCPIの違いがよくわからなくなったのでまとめた． VISA (Virtual instrument software architecture) は計測器接続用のソフトウエアの標準仕様． 「VISAライブラリ」を使う事で，インターフェースの規格(GPIB/シリア...
2018年9月14日金曜日

Virtuosoが新しいCent OSで起動しない時の対応法

›
Virtuosoが古い場合，新しいCent OSでは起動しない問題を解決したい． 具体的には， IC6.1.4.500.10 を Cent OS 7.4.1708 で起動したい(ちなみにCent OS ６.8なマシンでは同じバイナリが起動する) % virtuoso...

TLU+を作る

›
IC Compiler で配置配線する際に，配線容量を考慮した配置配線を行う．そのために配線層の寄生容量のモデルが必要であり，IC CompilerではTable Look Up Plus (TLU+)を使う． TLU+はInterconnect Technology File...
2018年9月13日木曜日

InnovusのテクノロジファイルをIC Compilerに変換する

›
某PDKでは，Innovusのテクノロジファイル(というかLEF)しか提供されておらず，IC Compilerのテクノロジファイルが無い．ICCAD 2017のスライドでは構築中とある． テクノロジファイルを手で書くのはしんどいので変換できないか調べたら，EDA Boardに...

製造プロセスとIC Compilerのライセンス

›
16nm FinFET 12nm FinFETなどプロセスが微細化しているが，あまりに微細なプロセスは配置配線に特殊なライセンスが必要なんだとか．IC Compiler の場合，20nm以下のプロセスでは IC Compiler Advanced Geometry のライセンス(...
2018年9月11日火曜日

電流の積分時間とスプリアスノイズの関係

›
電流計(DMM/高精度電源/SMU)によっては積分時間を任意に設定できるものが存在する．積分時間を単に長くするのではなく，想定している交流信号の周波数の整数倍に設定するとノイズ軽減に効果的らしい．例えば関東の商用AC100Vであれば50Hzなので，積分時間は20msの整数倍にする...