2018年12月20日木曜日

SiliconSmartでHSPICEのライセンスを使わない(HSPICE_embedded)

›
SiliconSmart 2016では，シミュレータとしてHSPICE_embeddedを選択する事ができ，これを使うとSiliconSmartのライセンスだけでHSPICEを用いてキャラクタライズをする事ができる． (ただしHSPICEは2015.06より新しくないといけない...
2018年12月18日火曜日

FineSimを使ってみる

›
TAU Workshopで「HSPICE遅すぎるんですけど(><)」って文句を言いまくっていたら，「FineSimいいよ，マルチコア対応だし速いし」と元MagmaからSynopsysに移った人がお勧めしていたので使ってみた．試したのは FineSim M-2017.0...
2 件のコメント:
2018年12月17日月曜日

SiliconSmart Aceで出力スリューの大きいセルをキャラクタライズする

›
SiliconSmart Aceで特に出力がRail-to-Railにスイングしにくいセルをキャラクタライズするには以下の設定を追加する． ・configure.tclに対する追加 set total_slew_multiplier [val] 内部パラメータであるtot...
2018年11月29日木曜日

Preparing missing pieces for IC Compiler in ASAP 7nm PDK

›
Arizona State University collaborated with ARM provides predictive 7nm process PDK for education[1]. http://asap.asu.edu/asap/ They provi...
3 件のコメント:
2018年11月11日日曜日

レイアウトを画像に変換する

›
大量のセルレイアウトを画像にしたくなったので調べたら，Cadence Community ForumにQ&Aがあった． https://community.cadence.com/cadence_technology_forums/f/custom-ic-skill/2...
2018年10月16日火曜日

SiliconSmart がキャラクタライズに失敗するときの対策

›
SiliconSmart を用いてキャラクタライズをしているとき，あまりにも遅いセルを使っていると Info:    Failed tasks: Info:      INV_01X_1: Info:          delay__A__lh__YB__hl__ACQ_...
2018年10月10日水曜日

論理合成で回路の活性化率を指定する

›
入力ピンの活性化率によって，回路の動的電流とリーク電流の割合が変化する． これを論理合成時に考慮させるには，以下のオプションを使う． set_switching_activity -toggle_rate trate -clock clk -static_probabi...
2018年10月9日火曜日

レイアウトを拡大縮小する(XScale)

›
レイアウトを拡大縮小する(Zoomするのではなく，物理的に拡大縮小する)方法として，Virtuoso についているXScaleを使う手法がある． % XScale -mag [倍数] -lib [OAlib name] -view layout (-cell [cell na...
2018年9月26日水曜日

3D Layout GUI (on innovus)

›
Cadence Innovus の最新版(18.1)では，レイアウトを3Dで表現できるらしい． (画像はThe Sound of Cadenceへのリンク) https://www.cadence.com/content/cadence-www/global/ja_JP...
2018年9月18日火曜日

VISAとSCPI

›
VISAとSCPIの違いがよくわからなくなったのでまとめた． VISA (Virtual instrument software architecture) は計測器接続用のソフトウエアの標準仕様． 「VISAライブラリ」を使う事で，インターフェースの規格(GPIB/シリア...