かわいいは正義
ただの日記ですよ(・ω・)
ラベル
EDA
の投稿を表示しています。
すべての投稿を表示
ラベル
EDA
の投稿を表示しています。
すべての投稿を表示
2023年11月22日水曜日
シリコンバレー: ケイデンスとアバンティの間の争い
›
面白い記事を見つけたのでGoogle翻訳にぶち込んだ物をあげてみる.なお正確性についてはわかりません.似たような話は特に中華圏で多数上がっているけれど,Google検索で古い物を探していくと,最も古い物としてなにかのWeb記事のPDF印刷版がヒットした.2002年のタイムスタンプ...
2023年3月17日金曜日
近隣国の○○○○的組織
›
・Taiwan Semiconductor Research Institute (TSRI) https://www.tsri.org.tw/ 台湾の先生が使っているようだ.先生は「CICに質問しなさい」と学生に指導しているので,質問やサポートを受け付けてくれるのかな,うらやま...
2022年5月5日木曜日
Silvacoのツール名とできる事の対応表
›
わからなくなったので調べた. Victory Process:プロセスシミュレータ Victory Device:デバイスシミュレータ Utmost IV:Spiceモデルジェネレータ SmartSpice:Spiceシミュレータ SmartView:波形ビューア Gateway...
2019年8月20日火曜日
MentorGraphicsのツール名とでできることの対応表
›
わからないのでまとめた.ただし半導体集積回路設計で使うものだけです. ・シミュレーション 0-in:機能検証 Analog FastSPICE Platform (AFS):FastSPICE Questa Advance MS (ADMS/AMS):デジタル・アナログ...
2018年4月23日月曜日
Cadenceのツール名とできる事の対応表
›
わからなくなったので調べた. ・回路合成 Encounter RTL Compiler(EC):論理合成 Genus Synthesis:論理合成.ECの後継 CtoS(CTOS):高位合成ツール Cynthesizer:高位合成ツール Stratus:CtoSとC...
2017年12月2日土曜日
Synopsysのツール名とできる事の対応表
›
よくわからなくなったのでまとめた. ・回路合成 Design Compiler (synthesis/syn/dc):論理合成ツール. DC Explorer:設計初期段階の不完全なRTLから遅延や消費エネルギーを見積もるツール. Design Vision:Desig...
›
ホーム
ウェブ バージョンを表示