かわいいは正義
ただの日記ですよ(・ω・)
ラベル
NC-Verilog
の投稿を表示しています。
すべての投稿を表示
ラベル
NC-Verilog
の投稿を表示しています。
すべての投稿を表示
2013年8月1日木曜日
NC-Verilogにおける実負荷シミュレーションのバッドノウハウ
›
NC Verilogを使ってSDFをアノテートしたシミュレーションをする時，アノテーションの手法は以下の2つがある． Verilogテストベンチ中に$sdf_annotate(" file ", module)を使う NC Verilog起動時に...
›
ホーム
ウェブ バージョンを表示