SiliconSmart Aceで出力スリューの大きいセルをキャラクタライズする

SiliconSmart Aceで特に出力がRail-to-Railにスイングしにくいセルをキャラクタライズするには以下の設定を追加する．

・configure.tclに対する追加
set total_slew_multiplier [val]
内部パラメータであるtotal_slewの定数倍を指定する．total_slewは遅延やエネルギーを計算するウィンドウを示すパラメータで以下の式で計算される．
total_slew = largest_slew / (logic_high_threshold - logic_low_threshold) * total_slew_multiplier
largest_slewは入力スリューの最大値．

・該当セルの.instに対する追加
set_config_opt -type -timing -to [PIN] -pin [PIN] partial_swing 1
フルスイングしない信号ピンに対し，Rail-to-Rail以外の電圧を評価できるようにする設定．partial_swing を 1 にすると，SiliconSmartの波形解析エンジンではなく，.measureで評価した電圧の絶対値を評価するようになる．ただ，デバッグ用?でNLDMに使えるのかはよくわからない．