Flip-Flop の遅延特性のうち，Setup time の定義は2つある．
(1) C2Q 遅延の最小値から C2Q 遅延が 3~5% 悪化した点の D2C 遅延を Setup とする．
(2) D2Q 遅延が最小となる D2C 遅延を Setup とする．
広く認識されているのは (1) で，(2) はマイナーなイメージ．多くの人が参照している CMOS VLSI Design では (1) と (2) の両方を上げて，(2)でよいのではと述べている．
実際のキャラクタライザではどうしているのか調べたところ，SiliconSmart では D2C 遅延を変更し Q 出力が失敗する直前を探す探査をしているとマニュアルに書かれていた((1)，(2)とも違う動き)．
なお SiliconSmart が吐き出した SPICE ネットリストを見ると，SiliconSmart 自身は HSPICE による Setup の bisection 探査を呼び出していて，HSPICE の内部アルゴリズムが Setup を調べてレポートしているようだ．
0 件のコメント:
コメントを投稿