Windows XPのサポートが切れること,今使っている【・・dynabook R632のキーボードが使いづらいので,【・・dynabook RX2にWindows 8を入れ復活させることにした.
用意するもの
(1) Windows 8
今回はWindows 8 Proを用意した.
(2) グラフィックドライバ,チップセットドライバ
私のRX2はintel GS45expressチップセットを搭載しているので,intelのサイトから,intel Mobile 4 シリーズのドライバをダウンロードした.
(3) その他ドライバおよびモジュール
東芝のサイトから,Windows 7用のドライバおよびモジュールをダウンロードした.
ドライバはおおむね提供のものが入ったが,Aplsのタッチパッドドライバの設定画面が出てこない(なぜかウィンドウが消える).
Toshiba Common Modulesがないため,東芝省電力やホットキー等は動作しないようだ.省電力機能はWindows 8を使う.キーボード右上のハードボタンは動かない.
懸念だったSlim Port Replicator IIIはWindows8でも動作しているようだ.電源ボタンも機能したし,コンピュータの装着解除メニューも出てきた.
WinSATの値は,グラフィックが2.9とお粗末な点以外は意外とまともな値だった.しかし,CPUスペックが低く,SSDがいまいちなので時折もっさりした動作になる.また,Core2Duo 1.4GHzではATOK2009は重たいので,日本語変換に引っかかりを感じるのもつらい.実用するには苦しいスペックなのかもしれない.
2014年3月14日金曜日
2014年3月11日火曜日
MacBook用トラックパッドフィルムを貼る
以前摩耗した【・・dynabook SS RX2のタッチパッドの滑り心地改善のためテフロンシートを貼ったが,微妙にひかかって使い勝手は悪かった.ヨドバシでMacBook Airのトラックパッドフィルムが安く売られていたので,これを購入し代わりに貼り付けたところ,オリジナルと同等の滑り心地に回復した.おすすめである.特にタップ等に影響もないようだ.
ワーサポート トラックパッドフィルム MacBook 13インチ
パッケージには2枚入っていた.MacBook Air 13inch用のフィルム1枚で,RX2のタッチパッド2枚分の面積があるのでお得である(4回交換できる).
なお,東芝ユーザーの聖地チチブ電気によると,タッチパッドの交換部品は1つ3150円とのこと.地方発送もしてくれるので,チチブに問い合わせるのも手である.
ワーサポート トラックパッドフィルム MacBook 13インチ
パッケージには2枚入っていた.MacBook Air 13inch用のフィルム1枚で,RX2のタッチパッド2枚分の面積があるのでお得である(4回交換できる).
なお,東芝ユーザーの聖地チチブ電気によると,タッチパッドの交換部品は1つ3150円とのこと.地方発送もしてくれるので,チチブに問い合わせるのも手である.
Windows 7/8のファイルのアクセス権限を変える(TrustedInstallerのアクセス許可)
この場合,ファイルのアクセス権限を奪取し,Administratorに付与することでアクセス可能にする.
まずコマンドプロンプトを管理者として実行し,takeownコマンドを使う.今回はオーディオファイルを消したいので
takeown /f C:\Windows\Media
を実行する.
ここでディレクトリに対して「成功」とでればokである.
次に,対象のディレクトリをExplorer上で右クリック→[プロパティ]を開き,[セキュリティ]タブに移動する.そして[編集]ボタンを押し,権限を付与したいユーザーに権限を付与すればよい.
2014年3月2日日曜日
IC CompilerにおけるFillerセルの挿入方法(-cell_with_metal/-cell_without_metal)
IC CompilerにてFillerセルを入れるとき,オプションとして-cell_with_metalと-cell_without_metalを利用するが,その違いを調べた.
-cell_without_metal:
レイアウトにFillerセルを入れるとき,Fillerセルにはメタルレイヤーが存在しないことを前提として挿入する.(メタルレイヤーが無く)既存の配線に干渉しないため,特にデザインルールチェックは行わない.
-cell_with_metal:
レイアウトにFillerセルを入れるとき,Fillerセルにはメタルレイヤーが存在することを前提として挿入する.セル内部のメタルが既存の配線に干渉する可能性があるため,挿入時にデザインルールチェックを行う.
設計中のマクロにおいてFillerを入れた瞬間あちこちショートを発生していたが,よくわからずに-cell_without_metalオプションを利用しながらメタルレイヤーありのFillerを入れていたことが原因だった.
-cell_without_metal:
レイアウトにFillerセルを入れるとき,Fillerセルにはメタルレイヤーが存在しないことを前提として挿入する.(メタルレイヤーが無く)既存の配線に干渉しないため,特にデザインルールチェックは行わない.
-cell_with_metal:
レイアウトにFillerセルを入れるとき,Fillerセルにはメタルレイヤーが存在することを前提として挿入する.セル内部のメタルが既存の配線に干渉する可能性があるため,挿入時にデザインルールチェックを行う.
設計中のマクロにおいてFillerを入れた瞬間あちこちショートを発生していたが,よくわからずに-cell_without_metalオプションを利用しながらメタルレイヤーありのFillerを入れていたことが原因だった.
2014年2月28日金曜日
Zrouteにおける,配線のスタセルピンへの接続方法の指定(set_route_zrt_common_option)
Zrouteでセル間の配線を行う際に,配線のスタセルへのアクセス方法を指定する事が出来る.
この時
set_route_zrt_common_option -connect_within_pins {{Metal option} {}...}
と言う形で指定する.optionの内容は以下の通り
off:
制約無し(デフォルト)
via_standard_cells_pins:
VIAを利用して接続する場合において制約があり,ビアはピンの真上かつ座布団がピンからはみ出ない必要がある(それ以外はDRC違反).ピンと同層メタルで引き出す
場合は制約無し.マクロやPADに対しては制約無し.
via_all_pins:
via_standard_cells_pinsと同様だが,スタセルだけでなくマクロやPADに対しても制約あり.
via_wire_all_pins:
VIAおよび配線を利用して接続する場合において制約あり.ビアはピンの真上かつ座布団がピンからはみ出ない必要がある(それ以外はDRC違反).ピンと同層メタルで引き出す事も禁止.
ピンの周辺に座布団を生成してDRC違反を発生させてしまうセルが存在する場合,本オプションを適用すると違反を回避することが出来るかもしれない.
この時
set_route_zrt_common_option -connect_within_pins {{Metal option} {}...}
と言う形で指定する.optionの内容は以下の通り
off:
制約無し(デフォルト)
via_standard_cells_pins:
VIAを利用して接続する場合において制約があり,ビアはピンの真上かつ座布団がピンからはみ出ない必要がある(それ以外はDRC違反).ピンと同層メタルで引き出す
場合は制約無し.マクロやPADに対しては制約無し.
via_all_pins:
via_standard_cells_pinsと同様だが,スタセルだけでなくマクロやPADに対しても制約あり.
via_wire_all_pins:
VIAおよび配線を利用して接続する場合において制約あり.ビアはピンの真上かつ座布団がピンからはみ出ない必要がある(それ以外はDRC違反).ピンと同層メタルで引き出す事も禁止.
ピンの周辺に座布団を生成してDRC違反を発生させてしまうセルが存在する場合,本オプションを適用すると違反を回避することが出来るかもしれない.
2014年2月26日水曜日
SDCの単位を指定する
論理合成で利用する遅延制約(Synopsys Design Constraint: SDC)において,容量や抵抗,時間の単位を明示するために,set_unitsコマンドを利用する事が出来る.
set_units -capacitance cap_unit -resistance res_unit \
-time time_unit -voltage voltage_unit -current current_unit \
-power power_unit
単位を明示しない時は読み込むライブラリ(.db)の単位が使われるが,明示した方が安心だろう.
set_units -capacitance cap_unit -resistance res_unit \
-time time_unit -voltage voltage_unit -current current_unit \
-power power_unit
単位を明示しない時は読み込むライブラリ(.db)の単位が使われるが,明示した方が安心だろう.
2014年2月20日木曜日
Silicon Smartにおける"no convergence"の一原因
Silicon Smart AceとHSPICEを使ってスタセルのキャラクタライズを行っていたところ,以下の様なエラーをHSPICEが出力しキャラクタライズがとまる事態が発生した.
Error: Simulation initialization__ACQ_1.sif for cell SN51DFFRBQXC1 failed.
Error: Error while running simulation: Error found in simulator log file (deck.lis): **error** no convergence in operating point
キャラクタライズ対象のセルのネットリストが正常に動作する場合,Silicon Smartに入力する論理情報およびキャラクタライズ条件に不備がある可能性がある.今回のセル(非同期リセット付きポジティブエッジDFF)の場合,セルのインスタンスファイル(.inst)のピンの定義および論理情報は適切であったが,オプションのユーザー定義のキャラクタライズ条件(User-specified characterization and modeling configuration options.)に不備があり,Reset時の条件が書かれていなかった.そのため変なSPICE Deckを生成したと思われる.
LPEした回路の不備かと思った.紛らわしいエラーだ.
Error: Simulation initialization__ACQ_1.sif for cell SN51DFFRBQXC1 failed.
Error: Error while running simulation: Error found in simulator log file (deck.lis): **error** no convergence in operating point
キャラクタライズ対象のセルのネットリストが正常に動作する場合,Silicon Smartに入力する論理情報およびキャラクタライズ条件に不備がある可能性がある.今回のセル(非同期リセット付きポジティブエッジDFF)の場合,セルのインスタンスファイル(.inst)のピンの定義および論理情報は適切であったが,オプションのユーザー定義のキャラクタライズ条件(User-specified characterization and modeling configuration options.)に不備があり,Reset時の条件が書かれていなかった.そのため変なSPICE Deckを生成したと思われる.
LPEした回路の不備かと思った.紛らわしいエラーだ.
Calibre InteractiveでRunsetを読み込むと同時に自動実行する
Calibre InteractiveによるDRC/LVS実行時に,毎回[Run DRC]や[Run LVS]を実行する事が煩わしい.オプションを設定する事で,起動時にRunset選択後自動でDRC/LVSを実行する事が可能になる.オプションはCalibre Interactiveの[Setup]→[Preferences...]から[Misc]タブを選択し,[Run Calibre when runset is opend]にチェックを入れる.
こうすると,
(1) VirtuosoのCalibreメニューからDRC/LVSを選択
(2) Runsetを選択→自動でCalibre実行
となり,[Run DRC]等を選択するステップを減らす事が出来る.
さらに[Prompt to save changes before closing runset]と[Save runset each time Calibre is run]を選択しておくと,Calibre終了時に「Runsetの内容変わっているが保存するか?」という鬱苦しいダイアログが表示されなくなるので,こちらもおすすめ.
こうすると,
(1) VirtuosoのCalibreメニューからDRC/LVSを選択
(2) Runsetを選択→自動でCalibre実行
となり,[Run DRC]等を選択するステップを減らす事が出来る.
さらに[Prompt to save changes before closing runset]と[Save runset each time Calibre is run]を選択しておくと,Calibre終了時に「Runsetの内容変わっているが保存するか?」という鬱苦しいダイアログが表示されなくなるので,こちらもおすすめ.
2014年1月17日金曜日
英文における単位の前のスペースと並列表記
一般に英語はwordごとにスペースを入れる.単位は一つのwordであるからスペースを入れると教わる.
100 meter
100 m
そのため並列表記の時は以下の様になる.
A and B increase to 3 and 10 cm, respectively.
ただし例外があり,パーセント(%)はスペースを空けないと教わる.これはパーセントはそれ単体では意味をなさず,数字と合わさって意味を持つためだと教わるためである.
Proposed design flow shows the energy consumption of the circuit is reduced to 86%.
Result shows impact of C and D decrease to 70% and 80%, respectively.
しかし,友人が言うにはInternational System of Units(SI単位系)およびISO 31-0ではパーセントはあけてはいけないらしい(Wikipedia: Percent sign).
Result shows impact of C and D decrease to 70 and 80 %, respectively.
まあ,これまで論文校正で突っ込まれたこともないし,あまり気にしなくてもいいのかもしれない.
"respectively"の位置は最後尾ではなく真ん中に入れた方が読み返しを防ぐのでよいという意見もあったが,自分の論文ライブラリにはそんな表記は全く見られずすべて最後尾に入れてた.
Result shows impact of C and D, respectively, decrease to 70 and 80 %.
100 meter
100 m
そのため並列表記の時は以下の様になる.
A and B increase to 3 and 10 cm, respectively.
ただし例外があり,パーセント(%)はスペースを空けないと教わる.これはパーセントはそれ単体では意味をなさず,数字と合わさって意味を持つためだと教わるためである.
Proposed design flow shows the energy consumption of the circuit is reduced to 86%.
Result shows impact of C and D decrease to 70% and 80%, respectively.
しかし,友人が言うにはInternational System of Units(SI単位系)およびISO 31-0ではパーセントはあけてはいけないらしい(Wikipedia: Percent sign).
Result shows impact of C and D decrease to 70 and 80 %, respectively.
まあ,これまで論文校正で突っ込まれたこともないし,あまり気にしなくてもいいのかもしれない.
"respectively"の位置は最後尾ではなく真ん中に入れた方が読み返しを防ぐのでよいという意見もあったが,自分の論文ライブラリにはそんな表記は全く見られずすべて最後尾に入れてた.
Result shows impact of C and D, respectively, decrease to 70 and 80 %.
2013年10月13日日曜日
dvipdfmxでpdfを作ると図がずれる
ptetexからtexlive(2013/10/12)に移行したら,dvipdfmxでpdfを生成する時に
図がずれる様になった.xdviで見る限りdviは問題なさそうである.
原因はグラフィックのパッケージへのオプションが不適切で,
\usepackage{graphicx}
から
\usepackage[dvipdfmx]{graphicx}
に変えたら直った.
図がずれる様になった.xdviで見る限りdviは問題なさそうである.
原因はグラフィックのパッケージへのオプションが不適切で,
\usepackage{graphicx}
から
\usepackage[dvipdfmx]{graphicx}
に変えたら直った.
登録:
投稿 (Atom)