Windowsにおける印刷時のフォント化けを解決する(フォントの置換をやめる)

印刷時にフォントが化ける場合，送信したファイルに含まれるフォントがプリンタ内蔵のフォントに代替された事によって引き起こされる場合がある．この場合，代替フォントではなくオリジナルのフォントのまま印刷する様にプリンタを設定すれば問題は解決する．

るEPSON LP-9600Sの場合，[プリンタのプロパティ]から[デバイス設定]を開き，[フォント代替表]に含まれる[MS ゴシック][MS 明朝]がそれぞれ[@ゴシック][@明朝]となっていたので，[Don't Subscribe]に設定する事で文字化けが解決した．
ただし，Windows XPなマシンはプリンタのフォントで問題なかったので，Windows 8で利用しているEPSON LP-9600Sのドライバに問題があるのかもしれない．

HSPICEの標準出力に詳細情報を出力する(.option lis_new)

HSPICEはデフォルトで詳細な情報を標準出力(*.lis)に出力するが，より詳細な情報を
出力させるにはlis_newオプションを利用する．

.OPTION LIS_NEW = value

valueは[0|1]の値であり，0がデフォルトである．1にすることでオプションが有効になり，以下の操作が行われる．

■ .PRINTと.NOISE解析の結果が別のファイルに出力される．
■ *.ic#に出力された動作点解析の結果が出力されなくなる．
■ シミュレーションの進捗がパーセンテージで表示される．
■ 解析結果を解析結果に準じた形式で出力する(Reports analysis output file with analysis-specific format.)
■ Convergenceの状態を更新し*.lisに出力する
■ 進捗10%ごとに解析結果を*.lisに出力する
■ 回路の統計情報を表示する．

大きいシミュレーションをするときに，進捗率が表示されるのは結構うれしい．

Windows 7/8でPoderosaの設定を保存する

Poderosaの設定を保存するためには，Poderosaを管理者権限で実行する必要があるらしい．

PoderosaのバイナリであるPoderosa.exeを右クリック→[プロパティ]を選択し，[互換性]タブの[管理者としてこのプログラムを実行する]にチェックを入れればok

ユーザーアカウント制御(UAC)を入れていると実行のたびに確認ダイアログが出るらしいが，
UACなんて普通切(ry．

64bit版HSIMを使う方法

環境変数HSIM_64に1をセットする事で，64bit版HSIMを利用可能である．

% setenv HSIM_64 1 # csh. tcsh
% export HSIM_64=1 # ksh, bash

これさえあれば，チップレベルのシミュレーションも怖くない！

試しにやってみた．

[11:00]% export HSIM_64=1
[11:00]% hsim
================

**************************************************************************
ERROR : amd64/bin/hsim is not installed under
/mnt/cad/synopsys/hsim_vE-2010.12/hsimplus/platform
and no compatible binary can be found
**************************************************************************

[11:00]%

orz

amd64のバイナリをインストールしてもらおう…

HSPICE/HSIMでRC Reductionを行う(.OPTION SIM_LA/.PARAM HSIMPOSTL)

ポストレイアウトシミュレーションを行う場合，レイアウトから大量のRCが抽出されるためシミュレーションに時間がかかる．HSPICEでは，ネットリスト中の大量のRCを縮約(Reduction)する事でノード数を減らし，シミュレーションを高速化することができる．この場合，SIM_LAオプションを利用する．LAとはLinear Accelerationの略である．

.OPTION SIM_LA = value

valueは[PACT | PI | 0 | 1 | 2]を取り，以下の対応となる．

PACT: PACT(Pole Analysis via Congruence Transforms)アルゴリズムでRC Reductionを行う．PACTアルゴリズムでは，DCでの特性を完全に合わし，同時に指定された周波数f0以下の範囲に存在する極を保存するようにReductionを行う．以下に示すPIより高精度．
f0はLA_FREQオプションで以下のように指定する．

.OPTION LA_FREQ=value

valueが0である場合，Cの情報は消えてしまう．

PI: RCネットワークから等価パイ型モデルを作る．

0: SIM_LAオプションを無効にする(default)．

1: PACTを有効にする(.OPTION LA_FREQ=PACTと同じ)．

2: PIを有効にする(.OPTION LA_FREQ=PACTと同じ)．


HSIMの場合，SIM_LAオプションではなく，変数HSIMPOSTLを指定する事でRC Reductionを行う．

.PARAM HSIMPOSTL = value

valueは[0 | 1 | 2 | 3]を取り，以下の対応となる．

0: RC Reductionを無効にする．

1: RC Reductionを有効にする．

2: RC Reductionを有効にする．
このオプションは，一つのネットに大量のMOSFETのドレイン/ソースがつながっているときに有効．

3: RC Reductionを有効にする．
このオプションは，RC Reductionを行う閾値となる電圧を1mVから10mVに緩和することで，より高速にポストレイアウトシミュレーションを実行可能にする．

マニュアルを読む限り，HSIMのRC Reductionはメモリーやデジタル回路のクロックツリーのシミュレーションを対象としている様だ．従ってHSPICEとは異なり，周波数ドメインの事はあまり考えていないようだ(要調査)．

Calibre LVSでNetlist Extractionに失敗する(抽出素子を選択する)

Calibre LVS (Interactive)にてNetlist Extractionに失敗するとき，もしくはCalibre LVSでトランジスタが抽出されないときは，Calibreのオプションをチェックすると良いらしい．Calibre Interactiveのメニューから，[Setup]→[Netlist Export]を選択すると，以下のメニューが出てくる．

例えばSchematic viewおよびCDL viewからセルおよび素子を抽出するのであれば，View Listに[auCdl schematic]と入力すると，指定したviewの素子が抽出される．逆に言うと，View Listに抽出対象のViewが指定されていなかったら，Netlist Extractionに失敗に失敗するか，動作はするものの素子が抽出されなくなる．

某65nmプロセスでLVSができなくて困っていたが，ココをいじると直るよ！と教えてもらった．AnalogArtistを再起動すると元に戻ってしまうので，どこかにデフォルト値が保存されているのかもしれない．

Calibre LVSでショートを見つける

Calibre LVSでショートが見つかった場合，2つのネットは1つのネットとして扱われてしまう．ショートしたネットを複数のネットとして扱うには，以下のオプションをつけると良いらしい．

LVS ISOLATE SHORTS YES BY LAYER

BY LAYERをつける事で，どのレイヤーでショートしているかがわかるようだ．
他には，どのセルでショートしているかがわかるBY CELL，レイヤーおよびセルの情報を出すALSOオプションがある．

Calibre Verificationのマニュアルが参考になる．

Calibre ® Verification User’s Manual, 2010, p369

シリサイド サリサイド ポリサイド

シリサイドとサリサイドがごっちゃになったので，備忘録的にメモ．ポリサイドもあるよ！

・シリサイド
シリコンと金属の化合物をシリサイド(Silicide．より正確にはメタルシリサイド)と呼ぶ．コバルト(Co)やニッケル(Ni)とシリコンの化合物が微細プロセスではよく使われる．
ポリシリコンや拡散はVIAを通じて上部のメタルに接続されるが，Siでできているポリシリコンや拡散に金属のVIAを直接接続すると，接合部(ジャンクション)の仕事関数が大きく，抵抗が大きくなる．従ってシリサイド化する事で仕事関数を小さくする事で，接合抵抗を軽減できる．
多結晶シリコンよりも抵抗が低く，ポリ配線，拡散配線の抵抗を減らすことができる．メタルと比べると高温でも安定であるため，高温でアニールする必要のあるトランジスタの電極で使われる．


・ポリサイド
ポリサイドは(POLYsilicon siliCIDE)の略で，ポリシリコンゲート上に生成するシリサイドの事である．
シリサイドはポリシリコンよりも抵抗が低いのでゲート電極の抵抗を減らすことができる．


・サリサイド
サリサイドは(Self Aligned siliCIDE)の略で，自己整合で作られるシリサイドの事を，特にサリサイドと呼ぶ．ポリシリコンだけでなくトランジスタの拡散領域にシリサイドを生成する時に利用する．

くどいが，ポリシリコンの上にシリサイドを作った物がポリサイド，ポリシリコンと拡散両方に自己整合的にシリサイドを作ったものをサリサイドと呼べばよさそうである．

HSPICEで動作点解析(.op)の結果をファイルに出力する(.option opfile)

HSPICEの動作点解析(.op)の結果はデフォルトでは標準出力に出力されるが，これをファイルに出力するにはopfileオプションを使う．

.option opfile = value

valueは0から2の数字で，それぞれ

0: 標準出力に出力(default)
1: 単一のdesign.dp#に出力
2: 個別のdesign.dp#に出力

valueは0から2だよと言っておきながら，マニュアルには以下のようにある．.option opfile=3にするとどうなるのだろう．．．

When used with multiprocessing (-mp) .OPTION OPFILE=1 or 2 is valid (3 is ignored).

なお，HSPICEの動作点解析.opはデフォルトでは時間0sにおけるDC特性を解析するのだが，時間を指定する事で任意の時刻の動作点解析ができるようだ(実際には未確認)．

.op format time format time [interpolation]

たとえば5ns地点の動作点解析は以下のようにすればよいらしい．

.op 5ns

IEEE pdfXpressの上限を超えてPDFのチェックを行う方法

IEEE Xplorerにアーカイブされる論文は，IEEE pdfXpressをつかってIEEEの形式に合致しているか調査する必要がある(必要のない緩い学会もある)．pdfXpressは同一タイトルに対して3回しかチェックすることができない．FAQをみてみると

The maximum number of PDF Checks has been reached. Can I have more?

The maximum number of PDF Checks has been reached. Can I have more?

If you have not reached the maximum number of Source File Conversions, you may submit your source file(s) for conversion. If that maximum is reached also, simply select "Request Manual Conversion" or "Request Technical Help". You will be contacted by a member of our experienced Technical Support staff.

PDFがだめならソースをアップロードして，それでも上限を超えたらテクニカルサポートを呼んでね！とある．これはめんどくさい．

上限以上のファイルをチェックするには，シンプルに"Create New Title"を押し，同じタイトルでもう一つのPaper IDを取得する方法がある．

図の様に，上限を超えた4つ目のバージョンをチェックできる．PDFなんて高々数MBだし，チェックにそれほど負荷がかかるとも考えられないし，無制限にチェックできればいいのにと思う．

なお，IEEE pdfXpressでは，用紙サイズのチェックはしていない模様．IEEEに投稿するときは，米国に合わせてLetterサイズで出力するように注意！