LTSpiceでMOSFETの動作点を解析する

 LTSpice でも .op で MOSFET の動作点を表示できる．制御記述 .op のみを記述し( .tran は書かない)，"Run" を押すとシミュレーションが走る．まず各ノードの電圧電流が表示がポップアップされるが閉じておく．次に "View" -> "SPICE Error log"を選択すると，MOSFET の動作点解析結果を見ることができる．

ICC の配線を早めに諦めさせる (set_route_opt_strategy)

IC Compiler で配置配線を行うと IC Compiler は設計が収束するまでブロック分割などの配線ストラテジを変えながら配線を何度もトライするが，設計初期の見積もりなどでは試行錯誤の回数を減らして CPU 占有時間を減らしたい．配線 (route_opt) の戦略を変えるには，set_route_opt_strategy コマンドがあり，うち2つのオプションにて配線の試行回数を制御できる．

set_route_opt_strategy --route_drc_threshold [NUM1] --search_repair_loops [NUM2]

--search_repair_loops オプションは，配線時に Violation が出たときに，配線戦略(ブロック分割など) を変えて再度配線を行う試行回数の数を制御する．NUM2 は0から500の整数で，その初期値は classic router では15，zroute では10．

--route_drc_threshold オプションは，詳細配線時にどれだけ Violation が出たら配線そのものを諦めるかという閾値．初期値は3000．-1を指定すると，IC Compiler は(DRC Thresholdを?)チェックせず無制限に詳細配線の再実行を行う．

ちなみに(?)，Synopsys IC Compiler は命令するとそれが理不尽でも延々と頑張る(そしてえらく時間がかかってようやく諦める)印象で，Cadence SoC Encounter はいくら命令しても一向に言うことを聞かない印象である．Innovusは知りません．