FreePDK3 の存在を教えてもらったので見てみた．GitHubにあります．
特徴
- NanoSheet FET
- 埋め込み電源層(BPR)
断面の模式図．図はSynopsysから．
デザインルールで気がついたこと
- Middle on Line (MOL)では，M0A，V0A，GCON，M0B，V0B があり，M0A で Active につなぐ．M0A は V0A で M0B につなぐ．GATE は GCON で M0B につなぐ．GCON と V0A は同じ VIA 層なのでスペースが必要．M0B は V0B で M1 につなぐ．
- Active (Diffusion というか NanoWire というか)は連続でないといけないみたい．プレーナーみたいなパストラは作れない？
- いわゆる Single Diffusion Break みたい．Break していないけれど．
提供されているもの
- 回路シミュレーション (HSPICE)
- DRC/LVS (IC Validator)
- RC抽出 (Star-RC)
- レイアウト設計 (CustomCompiler)
- いくつかのセルレイアウト
- デザインルールマニュアル
CustomCompilerのテクノロジライブラリは以下にある．
$PDK_ROOT/syncust/NSCU_TechLib_FreePDK3
セルライブラリは以下にある．
$PDK_ROOT/examples/FreePDK3_examples
Inverter，NAND2，NOR2，AND2，OR2，XOR(Single-Row，Multi-Row)，Latch，D-FFセルが用意されている．
D-FF のレイアウト(イオンインプラントを除く)．2-Row セルなのね．SR-Latch を呼び出して D-FF を作っているので，あまり効率が良くないような．これ並べておいたら DRC 違反出るんじゃない．そもそもGate (縦の赤いレイヤー)が密かつ規則的に配置されていないのだけれど，そんなデザインルールでいいのだろうか．
修士の学生が作ったらしいが，正直テクノロジファイルを作成するだけで精一杯だったと書いていた．そりゃそうかもしれん．BPR も Star-RC でどうモデル化したらいいかわからないと言っているし，パラメータの妥当性もよくわからないし，研究に使うには危ないかも知れない．修論はこちら．
CustomCompiler，Milkyway DB ではなくて OpenAccess を使っているのね．.cds.init，.cds.env を移植したら Virtuoso で表示できてびっくり．
